Типовая структурная схема сигнатурного анализатора состоит из регистра сдвига и сумматора по модулю два, на входы которого подключены выходы разрядов регистра в соответствии с порождающим полиномом (рис.1.1).

Управляющими сигналами сигнатурного анализатора являются СТАРТ, СТОП и СДВИГ. Сигналы СТАРТ и СТОП формируют временной интервал, в течение которого осуществляется процедура сжатия информации на анализаторе. Под действием сигнала СТАРТ элементы памяти регистра сдвига устанавливаются в исходное состояние, как правило нулевое, а сам регистр сдвига начинает выполнять функцию сдвига на один разряд в право под действием синхронизирующих импульсов СДВИГ. По приходу каждого синхронизирующего импульса в первый разряд регистра сдвига записывается информация, соответствующая выражению:

где y(K){0,1} –к-й символ сжимаемой последовательности {y(K)}, К=; - коэффициенты порождающего полинома; - содержимое i-того элемента памяти регистра сдвига 1 в (к-1) такт. Процедура сдвига информации в регистре описывается соотношением

Таким образом, полное математическое описание функционирования сигнатурного анализатора имеет следующий вид:

аi(0)=0, i=, a1(k)=y(k) (1.3)

k=,

причём l, как правило, принимается равным или меньше величины (2м-1), и соответственно является длиной сжимаемой последовательности.

По истечении l тактов функционирования сигнатурного анализатора на его элементах памяти фиксируется двоичный код, который представляет собой сигнатуру, отображенную в виде 16-ричного кода.

Синдромное тестирование.

Синдромом (контрольной суммой) некоторой булевой функции n переменных является соотношение

S=R5/2n,

Где R5 равно числу единичных значений функции согласно таблице истинности для l=2n. Определение понятия синдрома однозначно предполагает использование генератора счетчиковых последовательностей для формирования всевозможных двоичных комбинаций из n входных переменных при тестировании схемы, реализующей заданную функцию. Дальнейшим развитием синдромного тестирования является спектральный метод оценки выходных реакций цифровых схем и корреляционный метод.

.2 Типы неисправностей цифровых схем.

Проблема тестового диагностирования цифровых схем возникает на различных этапах их производства и эксплуатации и включает взаимосвязанные задачи. Первая из них заключается в определении, в каком состоянии находится исследуемая схема.

Основным состоянием цифровой схемы является исправное – такое состояние схемы, при котором она удовлетворяет всем требованиям технической документации. В противном случае схема находится в одном их неисправных состояний.

Если установлено, что схема неисправна, то решается вторая задача: осуществляется поиск неисправной схемы, цель которого- определение места и вида неисправности.

Неисправности ЦС появляются в результате применения неисправных компонентов, таких, как логические элементы, реализующие простейшие логические функции, элементы памяти и др. кроме того, причиной неисправностей могут быть возникновения разрывов или коротких замыканий в межкомпонентных соединениях, нарушение условий эксплуатации схемы, наличие ошибок при проектировании и производстве и ряд других факторов.

Из множества различных видов неисправностей выделяется класс логических неисправностей, которые изменяют функции элементов ЦС указанный тип неисправностей занимает доминирующее место среди неисправностей ЦС. Для их описания в большинстве случаев используют следующие математические модели:

· Константные неисправности;

· Неисправности типа «Короткое замыкание»;

· Инверсные неисправности;

Наиболее общей и часто применяемой моделью логических неисправностей являются константные неисправности: константный нуль и константная единица, что означает наличие постоянного уровня логического нуля или логической единицы на одном из полюсов логического элемента. Такая модель неисправностей часто называется классической и широко используется для описания других типов неисправностей. Неисправности типа «Короткое замыкание» появляются при коротком замыкании входов и выходов логических элементов.

Инверсные неисправности описывают физические дефекты ЦС, приводящие к появлению фиктивного инвертора по входу или по выходу логического элемента. Инверсные неисправности в совокупности с константными, в ряде случаев используются для построения полной модели неисправной цифровой схемы.

1.3 Генераторы тестовых последовательностей.

Классическая стратегия тестирования цифровых схем основана на

формировании тестовых последовательностей, позволяющих обнаруживать заданные множества их неисправностей. Для реализации генератора тестовой последовательности желательно использовать простейшие методы, позволяющие избежать сложной процедуры их синтеза. К ним относятся следующие алгоритмы:

Ø формирование всевозможных тестовых наборов, то есть полного

перебора двоичных комбинаций. В результате применения подобного алгоритма генерируются счётчиковые последовательности;

Ø формирование псевдослучайных тестовых последовательностей;

Ø формирование случайных тестовых наборов, с требуемыми

вероятностями единичного и нулевого символов по каждому входу

цифровой схемы.

Основным свойством вышеперечисленных алгоритмов является то, что в результате их применения воспроизводятся последовательности очень большой длины.

Для процесса обучения были выбраны два первых алгоритма построения генераторов тестовых последовательностей. И разработаны два модуля для эмуляции работы генераторов:

модуль эмуляция генератора счетчиковой последовательности;

модуль эмуляции работы многоканального генератора М-последовательности, позволяющий генерировать псевдослучайную последовательность и сравнительно просто регулировать ее максимальную длину и число каналов в зависимости от числа входов цифровой схемы.

Генератор М-последовательности.

В аппаратурных псевдослучайных датчиках и узлах ЭВМ при генерировании ПСЧП с равномерным распределением наиболее часто используется метод, который заключается в получении линейной двоичной последовательности по рекуррентному выражению: