Курс лекций по микропроцессорам
Рефераты >> Кибернетика >> Курс лекций по микропроцессорам

Данные

При записи информации в t1 на ШО выставляются данные. В этот же момент подаётся сигнал ВК, разрешающий работу ЗУ. Эти данные поступают на вход ЗУ, но сигнал РЗ подаётся только в момент t2 с задержкой tзад2. Это необходимо, чтобы исключить переходные процессы на внешних шинах при включении информации. В моменты t2 и t3 информация записывается в ячейку памяти и в момент t3 сигнал с РЗ снимается. Этот сигнал снимается раньше на время tзад3 , для того чтобы исключить влияние переходных процессов. В момент времени t4 снимаются все сигналы с ЗУ и внешних шин. ЗУ переходит в режим хранения информации.

Схема наращивания разрядности ячеек памяти.

Р

Для увеличения до 4-х разрядов нужно взять 4 одноразрядных ячейки и соединить вместе по ША, ВЕ, РК.

C=N*4

Увеличение ячеек памяти и разрядности

Дешифратор

линий

C=N*n

A={A1,A2}

При поступления адреса с шины адреса А. При поступлении А2 на ДШЛ на выходе ДШН в соответствии им один активный выход, который подключён к выводам ВК всей линейки. И тем самым даёт разрешение работы всем интегральным схемам, находящимся в линии. После этого находится ячейка памяти, с которой будут производиться действия записи или чтения. После того, как ячейка найдена, на выходы данных подаются данные, которые записываются в ячейки памяти. При чтении так же открывается линия и выходы этой ячейки памяти подсоединяются к выходу, которые поступают ДШ.

Подключение реальных ПЗУ и ШД МПС.ППЗУ


Страница: