Курс лекций по микропроцессорамРефераты >> Кибернетика >> Курс лекций по микропроцессорам
|
Схема наращивания разрядности ячеек памяти.
Р
Для увеличения до 4-х разрядов нужно взять 4 одноразрядных ячейки и соединить вместе по ША, ВЕ, РК.
C=N*4
Увеличение ячеек памяти и разрядности
|
A={A1,A2}
При поступления адреса с шины адреса А. При поступлении А2 на ДШЛ на выходе ДШН в соответствии им один активный выход, который подключён к выводам ВК всей линейки. И тем самым даёт разрешение работы всем интегральным схемам, находящимся в линии. После этого находится ячейка памяти, с которой будут производиться действия записи или чтения. После того, как ячейка найдена, на выходы данных подаются данные, которые записываются в ячейки памяти. При чтении так же открывается линия и выходы этой ячейки памяти подсоединяются к выходу, которые поступают ДШ.
Подключение реальных ПЗУ и ШД МПС.ППЗУ