Проектирование блока операцийРефераты >> Программирование и компьютеры >> Проектирование блока операций
МУУ
|
|
1. Распределитель импульсов РИ:
В качестве распределителя импульсов используется четырехразрядный регистр хранения ТМ8. При подаче тактового импульса Т1 происходит параллельная загрузка кода перехода, зависящего от предыдущего состояния РИ. Перед началом выполнения новой операции в МУУ, сигнал начала операции СНО сбравает РИ в ноль.
2. Счетчик циклов:
Счетчик циклов построен на двух JK-триггерах ТВ9. Счетные импульсы на него подаются с комбинационной схемы КС2. Используется для подсчета количества проанализированных разрядов множителя при выполнении операции умножения.
3. Комбинационная схема КС1:
Комбинационная схема КС1 предназначена для выработки потенциальных и импульсных сигналов управления для схемы блока операций (БО).
_ _
Y1’=Y6’=П0 / С2 2И-НЕ ЛА12
Y2 =П0
Y3’=(П0 \/ П2) & С2 2-2И-2ИЛИ / 2-2И-2ИЛИ-НЕ ЛК3
Y4 =П1
_
Y5’=(П1 \/ П2) / С2 2-2И-2ИЛИ / 2-2И-2ИЛИ-НЕ ЛК3
_
Y7’=П3 / С2 2И-НЕ ЛА12
Y8 =КОП Y8 сохраняет свое значение на протяжении всего
времени выполнения операции.
Где С2 - синхроимпульс, П0-П3 - состояние РИ.
Комбинационная схема КС2:
Комбинационная схема КС2 предназначена для выработки кодов перехода.
D0 = (П0 & П1 & П2 & П3) \/ (КОП & J1) ЛИ6 ЛК3
_
D1 = (КОП & П0 & ML) \/ (КОП & D0 & П1 & J0) ЛК1
D2 = (П0 \/ П1 \/ П2 \/ П3) & (КОП & (П1 \/ J0)) ЛИ6 ЛЕ1 ЛК3
D3 = D0 & D1 & КОП ЛЕ4
Yсч’ = Т1 & (П1 \/ D2) ЛК3
СКО’ = (Т1 & П3) \/ (Ycч & ST) ЛК3
Где ML и ST соответственно младший и старший разряды счетчика циклов, Yсч - сигнал, подающийся на счетный вход счетчика. 5. Схема пуска и останова:
Схема пуска и останова состоит из следующих элементов:
JK-триггер ТВ9 : МУУ работает, если триггер установлен. Сигнал RES - сброс. При работе схема п/о выдает сигнал СОСТОЯНИЕ=0, иначе СОСТОЯНИЕ=1.
ЛА12 : сигналы СНО (запуск МУУ) и СКО (конец операции) поступают через этот элемент на синхровход триггера, переключая его при этом в противоположное состояние.
два элемента ЛИ1 : в зависимости от состояния триггера пропускают или не пропускают сигналы синхронизации С1 и С2 на схему.