Моделирование времени. Обеспечение параллельности в работе устройств ВС в системе VHDLРефераты >> Программирование и компьютеры >> Моделирование времени. Обеспечение параллельности в работе устройств ВС в системе VHDL
Например, структурное описание архитектуры объекта Object2, схема которого приведена выше, может быть таким:
architecture STRUCT_Object2 of Object2 is
component INE2 -- ниже интерфейс компоненты INE2
port (X1,X2:in bit; Y:out bit);
end component;
signal X: bit; -- вспомогательный сигнал Х
begin -- ниже описание связей экземпляров компонент
E1:INE2 port map (A1,A2,Х); -- схема Е1
E2:INE2 port map (Х,Х,B1); -- схема Е2
B2<=X; -- передача Х на порт В2
end;
Источники:
1. А.Поляков «Моделирование ЭВМ на языке VHDL»
2. Дж.Армстронг «Моделирование цифровых систем на языке VHDL»
3. http://ermak.cs.nstu.ru/
4. http://www.sm.bmstu.ru/
5. http://www.chipnews.ru/
Страница: 
